Intel Accelerated Event 

製程正名、製程藍圖、代工客戶進展

Intel 在 2021年7月26日 CEO Pat Gelsinger上任後，首次線上舉辦創新發表會，揭露 Intel 半導體技術發展藍圖、製程正名、封裝技術、展現企圖心，並明確告知外界 Foundry 2.0 首批代工客戶是 Qualcomm高通、Amazon AWS。

如果順利執行，Apple、Qualcomm、Amazon、Google 的自製高性能晶片，都不會與 Intel 競爭，會成為 TSMC 在高階晶片代工最大的勁敵！

Takeaways 閱讀重點：

Intel Foundry 2.0 (IFS) 首個客戶是 Qualcomm高通，Source: Intel Accelerate

New Node Naming 製程正名

0.25微米之後 TSMC 命名就不按照摩爾定律，Intel 2020年呼籲晶圓代工業者製程節點命名回歸摩爾定律，在呼籲無效之後決定加入改名：

• 2020年量產的 10nm 更名為 Intel 7，相當于 TSMC 的 7nm，但晚 1年
• 2022下半年的 7nm  更名為 Intel 4，相當于 TSMC 的 4nm，但晚 1年
• 2023下半年 Intel 3，相當於 TSMC 的 3nm，但晚 1 年
• 2024 Intel 20A (20 Å)，相當於 TSMC 的 2nm，時程相當
• 2025 Intel 18A (18 Å)

Intel 製程正名之後，比較 TSMC 跟 Intel 製程節點時間，目前 TSMC 的 N5、N3 領先 Intel 一年，但到了2024年的 2奈米，兩者時程相當。

TSMC、Intel 製程節點時程比較，美股探路客製表

TSMC 的 2奈米稱為 N2，Intel 則玩了數字遊戲，稱之為 Intel 20A，以 Angstrom Å 埃米來定義，代表製程進入全新的埃米世代，同時會成為首家導入 ASML 的 High NA EUV 曝光機，採用自家 GAA 版本 的 RibbonFET 以及 晶片背面供電的 Power Via 設計。

Roadmap 製程藍圖

2024年的 Intel 20A 如果沒有延誤，將會是 TSMC 最大的威脅，畢竟 Apple、Qualcomm、Google、Amazon等科技巨頭的自製晶片，都不會是 Intel 的晶片業務對手

• 2022年
• Intel 4 開始採用 EUV，相當於 TSMC 4奈米
• 電晶體架構仍是 SuperFinFET
• 2023年
• 製程進展到 Intel 3，相當於 TSMC 3奈米
• 2024年
• 會是業界第一家取得High NA EUV設備的公司、宣示進入埃米世代
• Intel 20A 採用全新電晶體架構 RibbonFET
• 導入Power Via技術，背面供電大幅提升晶片電源供電性能限制

Intel Process Technology Roadmap，Source：Intel Accelerate

Intel 20A

Intel 20A 採用 RibbonFET、PowerVia兩個全新架構，跟 TSMC 的 2奈米製程相當，甚至不排除有可能整體效能更佳。

RibbonFET屬於 GAA FET的一種，TSMC也還在開發中，Samsung 則計畫在 2022 年 3奈米率先導入，PowerVia 則為業界首創的技術。

Intel 20A 採用 RibbonFET、PowerVia兩項全新技術

RibbonFET

半導體業界認為 3奈米以下，電晶體必須採用 GAA (Gate All Around) FET 架構，才能克服尺寸微縮的電氣特性問題，目前 TSMC 到 3奈米仍是 FinFET 架構，GAA 也在開發中，Samung 則稱之 MBCFET 並計畫 2022年導入量產。 

其實 GAA FET在 1986年 就已經發明， 2006年韓國 KAIST 發表 3奈米 GAA FET 論文，然而實驗室製作樣品跟大量生產複雜度不可相提並論。

Planar、Fin、GAA FET 架構比較，Source： Samsung

Intel 20A 計畫在 2024年 20埃米時，採用屬於 GAA 架構的 RibbonFET 電晶體，也展示了開發的晶圓照片、電子顯微鏡照片，並不是紙上談兵。

Intel 20A 製程節點採用 RibbonFET架構，Source: Intel Accelerate

PowerVia

發表會上 Intel 也介紹了業界創新的PowerVia 技術，將原先位於晶片上方的電源層改到晶片底層，解決高密度晶片上佈線、電源供電瓶頸問題。目前還不確定是否對製程的複雜度、成本有什麼樣的影響。 

Intel PowerVia 技術，Source: Intel

先進的2.5D、3D封裝技術

封裝技術是後摩爾時代重要的技術，2016年 TSMC 擊敗 Samsung 取得 Apple A系列處理器代工訂單的關鍵之一，在追求高性能運算、縮小電路面積體積扮演重要的角色。

2.5D EMIB 封裝技術

Intel 的 2.5D封裝技術稱為 EMIB (Embedded Multi-Die Interconnect Bridge)， 號稱封裝架構較其他業界例如 TSMC 的更簡單、製程更單純，早已應用在旗下的 Kaby Lake處理器、FPGA 晶片等

EMIB Advantages，Source: Intel

架構上不需要昂貴的矽穿孔 (Silicon Thru-Via) 製程，透過基板、矽橋接連接板達成 2.5D的封裝效果，也可以適合於尺寸不同的晶片堆疊封裝。

Intel 2.5D封裝架構，Source: Intel

3D Foveros 封裝技術

Intel 的 Foveros 3D封裝技術被Anadtech認為領先 TSMC，這部分對於 HPC 高性能運算客戶也有很大的吸引力。

Intel 3D 封裝技術 Foveros Omni，Source: Intel

結語

Intel CEO Pat Gelsinger 上任後展開一系列動作，藉由技術創新的展示，顯示不可能放棄自有晶圓廠的路線，也展示重回顛峰的企圖心，技術雖然只落後 TSMC 一年，種種技術的展示，也成功吸引 Qualcomm、Amazon 計畫成為代工客戶，對 TSMC 的影響值得追蹤觀察，但目前投資 Intel 的不確定性仍高。

關鍵還是在執行力，Intel 不能再延遲製程節點的推出，如果能在接下來三年順利執行，會是TSMC 在高階晶片代工最大的勁敵❗️

延伸閱讀：Intel 對 TSMC 逆襲的序曲